2009数字电路期末考试题答案

1．(8A.25)16=(10001010.00100101)(2)=138.14453125(10)

=000100111000.000101000100(8421BCD)

2．用公式化简法化简函数表达式 YABDBCDABDABD

YABDBCDABDABDBDBCDABDB(DCDAD)BDBCAB

3．试用（ 4×2 ）片256×16位的SRAM芯片，并选用（ 2-4线 ）译码器组成存储容量为1024×32位的RAM存储器。

4．A/D转换过程的四个步骤是（ 取样-保持-量化-编码 ）。

5．写出下图表达式，画出输出波形。

n11n1Q1Q1QnQ2Q3Q321QnQ4 4

6．分别写出下图Y1、Y2 和Y3的最小项表达式。

Y1ABDABCABDABCY2ABCABCABCY3ABCABC

7．求下式的对偶式和反演式 Y=A(B’C+B(C+D’)’)’

YABCB(CD)YA(BC)(BCD)Y'A(BC)(BCD)

二、解答下列问题（20分）

1．用卡诺图化简逻辑函数并分别写出最简的“与非”式和“与或非”式。 Y=Σm(1,3,7,9,11,12,14,15)+d(6)

YCDBDABDYCDBDABDYBDADBCDYBDADBCD

2．画出下图电路输出波形，两个触发器均为边沿触发器。

三、设计电路（20分）

1．用74160芯片和适当的门电路设计60进制计数器，要有进位输出端。

CLK R’D LD’ EP ET 工作状态

× × × × 置零 0

↑ × × 预置数 1 0

× 保持 1 1 0 1

× × 0 保持C=0 1 1

↑ 1 1 1 1 计数

2．用双四选一数据选择器实现一位全减器电路。要写真值表和逻辑函数式，画电路图。设A、B为被减数和减数。

A B Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D Co 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1

DABCABCABCABCCOABCABCABCABC

四、按照下图用J-K触发器设计一个可控加减法计数器，要求写出状态方程，驱动方程和输出方程。不要求画电路图。（10分）

A Q2 Q1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn+12 Qn+11 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 Y 0 0 0 1 1 0 0 0

1QnAQ2Q1AQ2Q1AQ2Q1AQ2Q12(AQ1AQ1)Q2(AQ1AQ1)Q2n1Q1Q1

YAQ2Q1AQ2Q1J2AQ1AQ1K2AQ1AQ1J11K11

五、回答下列问题（20分）

1．555定时器接成的电路如图，说出电路的名称，画出电路的输出波形，如果3个分压电阻都是5k欧姆，写出回差电压的公式和值。

正向阈值电压VT+=2/3VDD 负向阈值电压VT-=1/3VDD 回差电压ΔVT=VT+-VT-=1/3VDD

2．用PLA阵列设计一位全加器。要求写真值表，逻辑函数式，画阵列图。A、B为加数，CI为低位进位，S为本位和，CO为高位进位。

A B Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S Co 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

S=∑m(1,2,4,7)=ABCABCABCABC CO=∑m(3,5,6,7)=AC+BC+AB

六、下图所示的电路是由二进制加法计数器、3线-8线译码器和S-R锁存器构成的一个宽度可调的脉冲发生器。

1．求S-R锁存器Q端输出波形（周期）是计数脉冲CLK周期的多少倍？画出S-R锁存器Q端的输出波形。

2．如果将S-R锁存器Q端输出波形周期减小一倍，应该如何调整电路连接？

计数器的初始状态Q2Q1Q0=000（10分）

Q输出是8分频 周期是8倍

如果改为4倍，SD接Y2、Y6，RD接Y0、Y4 或断开Q2， SD接Y2，RD接Y0