www.powersystems.eetchina.com
CPU电源电路设计系列5：基于PSPICE的CPU供电IC仿真分析
作者：郭奉凯 陈嘉凯
在最初主板电源设计过程中，厂商一般没有提供PWM控制IC的PSPICE仿真模型。一是由于主板生产商关注生产效益，对于深层次的电源技术问题倾向于依赖IC提供商；二是大规模的仿真在实际电源应用中作用不明显。众所周知，仿真技术关键是对细节的模拟，设计者试图将模拟的环境量化，通过计算机计算还原，得到想要的结果，但模拟世界毕竟不同于精准的数字信息。电源中尤其功率部分，各种信号干扰层出不穷；布局的好坏直接影响时序和EMI；走线的方式，线宽影响着阻抗的匹配；增加过孔无形中增加了感量等等，这些细节很难在仿真中面面俱到，增加了大规模电源仿真的难度。重要的是器件建模是电路仿真过程中最艰难的步骤，它不仅要求对器件的物理及电特性有深入了解，还要求有丰富的特定电路的应用知识。
相对与功率部分，利用PSPICE仿真控制回路得到R&D广泛认可。其中包括零极点位置摆放，系统开环增益和相位裕度，瞬态电压变化等通过建模可以很方便的得以仿真，并在设计中提供参考。本文通过对CPU PWM芯片研究，通过建立了控制环路的PSPICE模型来仿真系统的频域特性，为产品的测试提供了改进的方向。
设计背景
本文需要完成对通用桌上计算机基于VRD10规范的CPU电源控制回路的设计与仿真。INTEL制定的VRD10规范定义了许多创新性新功能和新要求，这包括适用与更大CPU工作电流条件下的更小稳态纹波，更大的瞬态负载变化下的更短恢复时间和过冲或上冲电压值。为实现频域性能和瞬态指标要求，本文设计
1）采用四相同步整流BUCK功率架构，每相提供最大30A输出电流能力；
2）控制回路采用电压型，TYPE3型补偿，要求系统相位裕度大于60°，稳态纹波小于半载瞬态电压降小于；
3）采用前馈控制调节输出阻抗为1m欧姆。
1 四相同步整流BUCK拓扑
主板有限的布局空间决定CPU供电功率部分采用非隔离的拓扑结构，元器件大多采用较小的封装。为满足大负载要求采用交错PWM多路输出，这种拓扑既满足大电流输出要求，又使开关元件散热得到分散，散热效果改善；开关频率增加使稳态电压纹波大幅下降，同时输出电感体积减小，极大提高了主板布局合理性。
4相输出同步整流需要我们设计4路PWM信号输出电路。4路PWM比较器采用统一的误差信号，四路三角波信号由信号发生器发出，每路信号相互交错相差90°相位。每路经过比较器后发出PWM，再由开关管驱动电路驱动同步整流上下MOSFETs向负载提供能量。拓扑结构如下图：
www.powersystems.eetchina.com
UGATEDRIVERL1COMPLGATEUGATEDRIVERL2COMPLGATEUGATEDRIVERCOMPLGATEL3UGATEDRIVERL4COMPERROR SIGNALLGATE图1：4相交错同步整流拓扑结构图
为此，功率部分我们需要做出四信号发生器和上下开关管的驱动PSPICE模型.
信号发生器需要产生四路频率为250KHz相位相互交错的三角波，三角波峰值为2V。建立PSPICE模型如下：
.SUBCKT SINAL GEN 1 2 3 4
V1 5 0 PULSE (0 2 1US 2US 2US 0.01US 4.001US) V2 8 0 PULSE (0 2 1US 2US 2US 0.01US 4.001US) V3 6 0 PULSE (0 2 0US 2US 2US 0.01US 4.001US) V4 7 0 PWL(0 1V 1US 0V) E1 9 0 VALUE = {V(6)} RD1 9 1 100 CD1 1 0 10P
E2 10 0 VALUE = {-V(6)+2V} RD2 10 2 100
www.powersystems.eetchina.com
CD2 2 0 10P
E3 11 0 VALUE = {-(V(7)+V(8))+2V} RD3 11 3 100 CD3 3 0 10P
E4 12 0 VALUE = {-V(3)+2V} RD4 12 4 100 CD4 4 0 10P .ENDS
设计好封装，
图2：信号发生器封装
图3：交错信号仿真结果
PWM比较器的电路描述为： . SUBCKT COMP 1 2 3
E_B1 4 0 VALUE = {IF (V (1) > V (2), 5V, 0)} RD 4 3 100 CD 3 0 10P . ENDS COMP
2 驱动电路
驱动电路的目的是最短的时间内，改变MOSFET的阻抗，从最大值到最小值。主板buck电路设计中，为降低续流二极管的导通损耗，用低导通阻值的场效应管代替二极管，上下两个开关管交错导通,即所谓同步整流模式。同步整流中，下端开关管源极接地驱动
www.powersystems.eetchina.com
相对简单，上端源极（Phase端）电压在0—VIN间变化，驱动时需要自举电路实现门源间的电压差。
根据MOSFET 的开关特点，我们设计了带自举能力的MOSFET 图腾柱驱动电路。此电路用于上端开关管的驱动，由于上端MOSFET的源极接滤波器和下端开关管，无法接地而处于悬浮状态，需要同步的自举电路来抬升门极驱动电压，特别是执行导通动作时，源极逐渐上升的电位迫使其他共处一平面接入点的如Q2集电极电位上抬，使GS间的压差
下端开光管导通时D1导通，CBOOT减少造成驱动失败。二极管D1和CBOOT组成自举电路：充电至输入电压；下端关断时，上端源极电位逐渐上升，D2关断，电容上端的电压也随
之上升，这样实现了自举功能。
图4：开关管驱动电路
开启时，直流电VIN提供基极偏置，所以需要输入电流稳定，要加100μ旁路电容。
关断时的放电回路，利用三极管Qoff将GS短路，提供最短路径的电容放电回路，解决了门源间并联电阻引发速度慢和损耗大问题。D2导通时流过电流，可以配合RGATE限流，同时起到钳位电压作用，保证Qoff的be间不会深度饱和，防止MOSFET开启时三极管b极电位上升引起的反向雪崩。这个电路最大的优点是：MOSFET 关断时，聚集在门极的电荷在最短的环路内闭合放电。关断电流不会流回驱动，也不会引起GND的波动，驱动损耗也减少。同时有二极管钳位，提高了开关速度。
我们将以上电路用语言表述，设计好驱动的封装，如下图：
www.powersystems.eetchina.com
图5：驱动IC封装
3 TYPE3电压补偿回路
在设计补偿网络时，主要是用波特图表示调节器，滤波网络和开环传递函数的频率特性。系统的开环传递函数的波特图能够准确的给出系统的稳定性和稳定裕度，而且还能大致的衡量闭环系统的动态稳定性和稳态特性。波特图里面有两个物理意义，整个闭环回路希望系统的更大带宽和增益，带宽越大代表输出电压变化时，处理速度越快；增益大代表输出电压出现细微的变化就有处理的动作，但很多危险的调节都是片面的追求带宽和增益而导致系统出现不稳定机会。
图6：双极点双零点补偿网络 （Type 3） H(S)TYPE3
⎞⎛1⎞⎛1
⎟⎜S+⎟⋅⎜S+
2π⋅(R1+R3)⋅C3⎠R2⋅C2⎠⎝R1+R3⎝
=⋅R1⋅R3⋅C1⎞⎛C+C2⎞⎛1
S⋅⎜S+1⎟⎟⋅⎜S+
2π⋅R3⋅C3⎠C1⋅C2⋅R2⎠⎝⎝
（10）
（1）直流处提供一个极点，稳态误差为零，这一特点与type2类相同；
（2）由于补偿网络存在两个零点，其相频对数特性曲线可提供180°的相位超前，零点设置在重极点的位置，可以补偿这两个最低极点引起的相位滞后。因为双重极点的滤波器可以产生最大相位滞后180°。
（3）补偿网络的第一个极点是用来抵消输出电容ESR引起的零点的；第二个极点用来保证开环传递函数有一个较好的相位裕度和增益裕量，同时在高频段，幅频特性的下降斜率为-40dB,对高频干扰有良好的抑制作用。
误差放大器选用OP-07，规定误差放大器性能模型需要的6个主要参数，它们分别是： 1. 直流开环增益：40dB 或100 {GAIN} 2. 第一极点：2.9KHz {POLE} 3. 最大输出电压：1.76V {VHIGH}
www.powersystems.eetchina.com
4. 最小输出电压：0.1 V{VLOW} 5. 最大吸电流：15mA {ISINK} 6. 最大源电流：500uA {ISOURCE}
为保证系统稳定和良好的瞬态表现，我们通过闭环仿真的方式设置零极点的位置。具体过程在下章介绍。
4 前馈控制调节输出阻抗
Droop法是通过改变开关变换器的外输出阻抗来实现电压调节。如图1当电流变化ΔI时，负载电压变化量为ΔU，ΔU为一恒定值，相当于串联了电阻R，被定义为
ΔI
图6：load line定义 变换器的输出阻抗。由ΔU
曲线看出，直线的斜率就是等效电阻值，该曲线被IntelΔI
定义为负载线（Load line）。Intel的VRM标准从9.0之后，以Droop调节代替了电压容差调节。其原理是当负载电流增加时电压按特定的比率下降，因此现在的窗口同时包含静态电压和瞬态电压要求。
定义了负载线之后，负载电压就不再按恒定值调节。实现这种功能是一种前馈先验调节，而不是通过改变开关变换器的参考电压。根据Intel规定[3]，CPU在启动时将所需的参考电压以7位2进制编码（VID）的方式传递给变换器，变换器根据内部DA转换器DAC调节恒流源大小来设置相应的参考电压。所以除去CPU执行改变参考电压的动态VID（D-VID）操作时，参考电压是固定不变。如上图1，在这个瞬态过程中，负载电流I1减重载条件下的输出电压U1增大，再次达到稳态时，PWM变换器将电压调整为U2。 少到I2，
所以开关变换器的负载电压与负载电流的关系为 VO=VREF−RLL⋅IO.
负载瞬态阶跃变化的情况下，比较有下调电压的电源和没有下调电压的电源的性能。虽然这两种电源有着相同的瞬态电压变化趋势和负向瞬变过程，但是对于有下调电压的电源，当负载增加时，输出电压会产生一个负向的ΔV的瞬态电压峰值，同时静态输出电压应当相应的减小。这就意味着在瞬态变化后静态调节电压将会保持在一个较低的数值而不需要返回到原值。随后负载电流突然减小，这个降低的静态电压将会产生一个正向的ΔV瞬态电压并最终稳定在瞬态峰值电压附近。所以，负向和正向瞬态漂移不是直接的相加，相当于总的漂移值低于两者之和。如果优化下调电压使其等于瞬态电压的峰值，则正向瞬态电压值刚好回到初始电压值VCC。结果表明，总体瞬态漂移刚好为ΔV，但如果没有电压的下调电压，总体瞬态漂移则为2ΔV。
www.powersystems.eetchina.com
要实现Droop功能，必须有对输出电流的采样，随着处理器功率的增加，最初单相的Buck电路已经不能满足CPU负载需求，但主板有限的空间大功率变压器的使用，排除大功率隔离式电路结构，多相交同步整流错Buck变换器成为目前主流设计方案。为实现对负载电压的调节，必须对每相电流进行采集。在不产生额外损耗的情况下，我们采用的方案是对每相输出电感的寄生电阻DCR的电压采样。
图7：Droop法调节负载电压电路示意图
如图2，输出电流IL流过电感，电感两端产生压降：
VL(S)=IL⋅(S⋅L+DCR) （式1）
在电感两端并联一个简单的RC网络，获取DCR电压。电容两端的电压为：
⎛S⋅L⎞
+1⎟⎜
DCR⎠
VC(S)=⎝IL⋅DCR （式2）
S⋅R1⋅C+1
L
=R1C 若选择合适的参数，使
DCR
则频域相关量约掉，得到
VC(S)=IL⋅DCR （式3）
可以确定，电容上的电压比例于电感电流。
为方便调节，可在电容两端并联电阻R2，可得
VC(S)=K⋅IL⋅DCR （式4）
www.powersystems.eetchina.com
K=
R2
R1+R2
为得到比例于输出电流的信号，OP1正向输入的串联电阻RSENSE上电压即为电容两端电压，运放OP1的输出即为采集到的电流ISENSE。
由 ISENSE⋅RSENSE=VC=K⋅IL⋅DCR 得
ISENSE=
K⋅IL⋅DCR
（式5）
RSENSE
同理对四路输出V1，V2，V3，V4进行采集，加法器OP2做和处理，反馈电阻Rf确定相数N，输出端即可得到平均电流：
I+I+I+I
IAVE=SENSE1SENSE2SENSE3SENSE4
N
（式6）
DCRIL1+IL2+IL3+IL4=⋅RSENSEN
简化得
DCRIOUT
⋅IAVE= （式7） RSENSEN
差分放大器输出采集的电压信号，叠加平均电流在电阻RFB上产生的压降，连接到误差放大器的反向输入端作为与参考电压比较的信号，因此可得到
VOUT=VREF−IAVE⋅RFB （式8）
IDCR
VOUT=VREF−OUT⋅⋅RFB （式9）
NRSENSE
1DCR⋅⋅RFB 即为输出调节阻抗 RLL。 NRSENSE
以上对4相信号发生器建模方法，开关管驱动芯片建模，分析了系统误差放大器的指标和频域特性指标，介绍了前馈控制调节输出阻抗的方法，除保护电路包括过流，过压，欠压，软启动，温度补偿电路没有涉及外，IC内部的主要功能我们都可以用电路实现。对输出被动元件如电感，电容，MOSFET的选择根据论文中涉及的，下一步我们对整个系统做闭环仿真，重点关注系统相位裕度，半载电压降等指标。
www.powersystems.eetchina.com
5 仿真结果分析
图
图8：输出电压启动过程
www.powersystems.eetchina.com
图9：系统增益裕度和相位裕度
图
图10：稳态纹波
www.powersystems.eetchina.com
图11：半载电压降测试
参考文献：
[1] Ron Lenk. Practical Design of PowerSupplies:WileyPublishing,Inc,2005 [2] Steven M.Sandler. Switchmode Power Supply Simulation with PSpice and SPICE3 :McGraw-Hill Companies,1999
[3] VRD 11 DC-DC Converter Design Guidelines,INTEL Corp.April 2007
作者简介：
郭奉凯（1983- ），山东利津人，主要研究方向为开关电源设计与仿真。 E-mail：guofengkai@163.com 陈嘉凯（1980- ），山东莒县人。CAPF.BF E-mail：cjk968@sohu.com
